⑲ 日 本 国 特 許 庁 (JP)

⑩ 特 許 出 顧 公 開

◎ 公 開 特 許 公 報 (A) 平2-149018

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)6月7日

H 03 L 7/087

8731-5 J H 03 L 7/08

P

審査請求 未請求 請求項の数 1 (全4頁)

99発明の名称 自

自動周波数制御回路

②特 顯 昭63-301019

②出 願 昭63(1988)11月30日

⑫発 明 者 鏡

弘 孝

東京都港区西新橋3丁目20番4号 日本電気エンジニアリ

ング株式会社内

①出 顋 人 日本電気エンジニアリ

東京都港区西新橋 3 丁目20番 4 号

ング株式会社

仍代 理 人 弁理士 渡辺 喜平

明 細 魯

1. 桑明の名称

自動局被散制領回路

2. 特許請求の適団

位相比較弱,電圧制調免根容。A/D変換器。CPU及びD/A変換器よりなる自動開放数制調回路において、上記位相比較器としてアナログ型位相変換器及びディジタル型位相周被数比較器を併設し、アナログ位相周期ループとディジタル位相周期ループを形成できる構成としたことを特徴とする自動周波数制調回路。

3 . 発明の詳細な説明

[産業上の利用分野]

本角明は、衛星用受容器に用いられる自動周波 数期調回路に関し、特に、周波数ロックはずれを 起した後の再補引時間を大幅に短縮できるように した自動周波数制調回路に関する。

[従来の技術]

海尾用受替器に用いられる自動周被数割消回路は、電圧制御免損器、アナログ型位相比較為。 A / D 変換器、 D / A 変換器、 C P U により 構成されていた。 そして、 初期状態からの帰引及びブルインレンジに近くなってからの引込を行うためのループ処理、ロックはずれを起した後の再帰引については、すべてソフトウエアにて行なってい

この自動用被数額徘徊路においては、初期状態からの場引及びブルインレンジ近くになってからの引込を行なうためのルーブ処理においては問題ないものの、ロックはずれを起した後の再帰引処理については次のような問題があった。

すなわち、ロックがかかっている状態から瞬間 食身を断にし、±△१ (ブルインレンジより違い 周被数) だけオフセットした周級数を再び入力さ せると、アナログ型位相比較器では追錠できな

特開平2-149018 (2)

かった。このため、出力に低級フィルタを構成し、これをA/D 変換してロック点からのおおよその周披数差をCP Uにて算出しているが、この周波数差がアナログ型位相比較温では絶対値としてしか判断できないため、ここからブルインレンジに近づけるべく繰引動作を行なうと、50%の磁率でブルインレンジより遠ざかってしまう。

そこで従来は、第2回に示すように低級フィルタLPFを多及に接続し、このフィルタ群の応答を掲引方向を決める手段としていた。

なお、 界 2 図において、 l a はアナログ型位相 比較 器、 2 は A / D 変換 器、 3 は C P U、 4 は D / A 変換器、 5 は電圧制 領発振器である。

[解決すべき課題]

上述のように、従来のアナログ型位相比較認の みを用いた自動周被数制調回路にあっては、復興 器によるシンクエラー、位相認差及び余計なサイ クルスリップを生じ、BERを劣化させるおそれ

本発明の自動周波数制調回路によれば、先ず初期状態からの揺引ではディジタル位相周波数によるループを組んで削消性圧を増加又は減少させる方向かを判断し、ブルインレンジまで揺引し、位相領域の削消へ移行する。ここでディジタル位相局放散比較為によるループからアナログ位相比較為によるループへ切り替えることにより、位相同期をかける。これはCPUにより離版的なDATA
処理を行なうこと及びスプリアス等の同題でこの方が有利だからである。

そして、ディジタル位相周数数比較器は、その出力をCPUに取り込み、ロックはずれのモニターに利用する。このロックがかかっている状態から瞬間、信号を断し、±△ℓ(ブルインレンジより違い周数数)だけオフセットした周数数を再入力したとき、アナログ位相比較器では追従できないが、離散的にディジタル位相周数数比較器をモニターしているために、周散数がオフセットし

がある。また、回路崎成上も低域フィルタLPFを多段に設ける必要があるため、複数かつ 高価になるという問題があった。

本発明は、上記問題点にかんがみてなされたものであり、周辺数領域では、ディジタル位相周数数比較器を、位相領域ではアナログ位相比較器でループを組むことによりプルインタイムを大幅に短縮できるようにした自動周波数側調回路の提供を目的とする。

[課題の解決手段]

本苑明は上記目的を達成するため、位相比数器、電圧制御発展器、A/D変換器、CPU及びD/A変換器よりなる自動制放数制御問路において、上記位相比較器としてアナログ型位相変換器及びディジタル型位相周放象比較器を併設し、アナログ位相周期ループとディジタル位和周期ループを形成できる構成としてある。

[作用]

た万向を判断することが可能となる。

したかって、従来の低級フィルタ群をサーチする方法で生じる逆方向揺引を無くすことができ、これにより、復調器のシンクエラー及びBERの労化を妨げるとともに、回路構成ソフトウエアも個素化できる。

[実施例]

以下、本発明の自動周放数制調回路の一変施術 について図面を参照して説明する。

第1図は本実施例の回路構成図である、同図において、1は位相比較為でありアナログ型位相比較為1aとディジタル型位相周被数比較為1bを並列に設けている。また、2はマルチブレクサを増えたA/D変換器、3はCPU、4はD/A変換器及び5は電圧制御発展器であり、これらは第2図に示す従来のものと同じである。

ここで、本発明の自動局被数別徘徊路が特徴と する点は、位和比較器1が、アナログ型位和比較

特開平2-149018 (3)

器1aと、ディジタル型位相周被数比較器1bを 有し、アナログ位相同期ループ(PLL)とディ ジタルPLLを同時に構成している点にある。

また、発生した製造信号をA/D変換及びD/A変換によりディジタル処理を行なっているが、これはディジタルPししからアナログPししに切り存わるときに生ずるショックにより、通常用いられているアナログ処理では位相同期をかけることが困難なためである。

なお、ディジタルフィルタ処理及びその他のソフトウエア上の竹加坡他を持たせることも可能である。

アナログ型位相比較器 1 a は、 基準信号と電圧 制御免根器 (V C X O) 5 の位相が π / 2 ずれているときは、出力に相反する比較出力が生じる。 これを積分し負婦器制御を行ない位相同期をかけるが、位相差が π / 2 ± π / 2 以上にずれたときに基準信号と V C X O 5 の & 成分、 すなわち 産調 毎月被数△ ωが発生し、位和同期をかけることが 四数になる。

このため、何らかの力法により 在準信号と
V C X O の 遊を x / 2 ± x / 2 以内まで料引させ
る必要があるが、本回路では、ディジタル型位和
周波数比較湯 1 b においてこれを行なう。すなわ
5. 位相数差 定圧が ± x 以内では位和比較を行ない、位和差に応じた削御 定圧を発生させる。さらに ± x を越えたいわゆる 周波数 領域においては、
造物 哲号に対して V C X O 5 の 出力が + △ o であるかを判断する 周波数比較 溜として 独作する。

一方、ディジタル型位相周波数比較為 1 b は、アナログ型位相比較為 1 a には無いスプリアス等の而で不利であるという面を有している。

本見明は、この因比較るla、lbの長所を生かし、アナログ・ディジタルPLLとして動作できるようにしている。

次に、太自動周被数割御回路の動作について説

明する.

まず、初期状態からの動作を考えるCPU3のロジック回路が初期設定され、ソフトウエアが起り出すと、ディシタル型位相周被数比較器1の放力では、CDが予定には初めかなり大きいことが予及され、位相周被数比較器1の出力でA/D変換器2では、位相関被に退する迄繰引をする。このときを利用しては知識に退する迄繰引をする。このときに、位相比較器1の出力で圧の変化ともに、位相認に入ったことを換知することができる。この位置にあるかをも検知することができる。この位置にあるかをも検知することができる。この位置にあるかをも検知することができる。この位置にあるかをも検知することができる。この位置にあるかをも検知することを表していることを表していることを検知することができる。ことができる。ことを表している。

このようにして、位相領域に入った時点でアナログ型位相比較為1 a のループを構成し、この出力からのピート信号を離散的に A / D 変数 2 2 よりとり込み、ディジタル処理を行ない、 D / A 変数 3 4 より出力された制御電圧を V C X O 5 に 与

た、位相何期をかける。このときディジタル型位 相周被数比较器16は位相何期はずれのモニター として離放的にCPU3に取り込み、位相同期ル ープの監視を行ない、ロックはずれを起した数の 周数数のずれの方向を判断し、すみやかに再引込 を行なう。

[発明の効果]

以上のように木発明によれば、周数数領域では、ディジタル位相周数数比較器を、位相領域ではアナログ位相比較器でループを組むことによりブルインタイムを大幅に対略できる効果がある。
4. 図面の簡単な説明

第1回は未免明によるアナログ型位相比較器とディジタル型位相周級数比較器を併用した自動周数数制調回路の構成図、第2回は従来のアナログ型位相比較器を用いた自動周波数減調回路の構成図である。

1:位相比较器

特開平2-149018 (4)

la:アナログ型位相比較器

1 b: ディジタル型位相周波数比較器


2: A/D変換器(マルチプレクサ付)

3 : C P U


4 : D / A 交换器

5 : V C X O

代理人 弁理士 渡辺 喜平



第 2 図



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-149018

(43) Date of publication of application: 07.06.1990

(51)Int.CI.

H03L 7/087

(21)Application number : **63-301019**

(71)Applicant: NEC ENG LTD

(22) Date of filing:

30.11.1988

(72)Inventor: KAGAMI HIROTAKA


(54) AUTOMATIC FREQUENCY CONTROL CIRCUIT

(57) Abstract:

PURPOSE: To contrive the prevention of the sync error and the deterioration of BER of a demodulator and the simplification of circuit constituting software by providing both an analog type phase shifter and a digital type frequency comparator as a phase comparator, and forming phase-locked

loops respectively.

CONSTITUTION: When the logic circuit of a CPU 3 is initialized, and the software starts to operate, the loop of the digital type frequency comparator 1b is constituted. Then, at the point of time when it goes into a phase area, the loop of an analog type phase comparator 1a is constituted, and a beat signal from its output is fetched discretely by an A/D converter 2. Then, it is treated by digital processing, and control voltage outputted from a D/A converter 4 is given to a voltage controlled oscillator VCXO 5 so as to lock the phase. At that time, the comparator 1b is taken in the CPU 3 discretely as the monitor of out-of-synchronism, and monitors the phase-locked loop. Then, the direction of the shift of frequency at the time when out-of-lock occurs is judged and re-pull-in is performed quickly.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

THIS PAGE BLANK (USPTO)

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

THIS PAGE BLANK (USPTO)